



UNIVERSITÀ DI PAVIA

Anno Accademico 2019/2020

RETI LOGICHE E CALCOLATORI ELETTRONICI

| | |
|------------------------------|---|
| Anno immatricolazione | 2018/2019 |
| Anno offerta | 2019/2020 |
| Normativa | DM270 |
| Dipartimento | DIPARTIMENTO DI INGEGNERIA INDUSTRIALE E DELL'INFORMAZIONE |
| Corso di studio | INGEGNERIA ELETTRONICA E INFORMATICA |
| Curriculum | PERCORSO COMUNE |
| Anno di corso | 2° |
| Periodo didattico | Secondo Semestre (02/03/2020 - 12/06/2020) |
| Crediti | 12 |
| Lingua insegnamento | Italiano |
| Prerequisiti | La comprensione degli argomenti del corso presuppone la conoscenza dei concetti affrontati nel corso di Fondamenti di Informatica. |
| Obiettivi formativi | <p>Il modulo Reti Logiche intende fornire i fondamenti dell'algebra di Boole, i metodi e le tecniche di analisi e di progetto delle reti logiche combinatorie e sequenziali sincrone e asincrone e una descrizione delle funzioni dell'unità aritmetica inquadrata nello scenario dell'architettura di un processore numerico. Durante il corso verrà introdotto anche il linguaggio VHDL per la descrizione dell'hardware. Al termine del corso lo studente sarà in grado di analizzare e progettare le reti logiche più comuni, di comprendere le funzioni dell'unità aritmetica e le relative prestazioni e di descrivere semplici circuiti digitali in linguaggio VHDL. Il modulo Calcolatori Elettronici intende inoltre introdurre l'architettura dei microprocessori e dei microcalcolatori spiegandone il funzionamento attraverso il linguaggio assemblativo di programmazione. L'insegnamento vuol metter in evidenza le relazioni tra architettura dell'elaboratore e le tecnologie microelettroniche e l'organizzazione del software di base. Esempi applicativi riguardano un linguaggio assemblativo e la messa a punto di semplici programmi in apposito ambiente di sviluppo.</p> |
| Programma e contenuti | Il corso Reti Logiche e Calcolatori Elettronici si compone di due moduli autonomi. |

Modulo Reti Logiche
Sito Web: mclab.unipv.it

Introduzione all'algebra di Boole

Introduzione alla logica e alla teoria degli insiemi; algebra di Boole; espressioni e funzioni booleane; teorema del consenso; forme canoniche; implicanti e implicati; rappresentazione di funzioni booleane; semplificazione di funzioni booleane e funzioni di costo; analisi del ritardo di propagazione di una porta logica.

Le reti combinatorie

Reti combinatorie; variabili logiche e segnali elettrici; componenti elettronici elementari; blocchi funzionali elementari: And, Or, Not, Nor, Nand, Xor. Analisi di reti combinatorie. Sintesi di reti combinatorie. Reti combinatorie elementari: decodifica, codifica, selezione, sommatore, sottrattori, moltiplicatori e divisori per valori costanti.

Le reti sequenziali

Reti sequenziali: stato interno, descrizione di automi a stati finiti, macchine minime. Analisi di macchine sequenziali, analisi temporale. Reti sequenziali notevoli: Latch e Flip-Flop, registri, contatori, riconoscitori di sequenze. Progettazione di circuiti sequenziali.

Linguaggio VHDL

Rappresentazioni HDL-VHDL; descrizione VHDL di circuiti combinatori; descrizione VHDL di circuiti sequenziali; simulazione e collaudo di circuiti logici.

Modulo Calcolatori Elettronici
Sito Web: mclab.unipv.it

Architettura dei Calcolatori

Hardware, firmware e software. Componenti elettronici di un calcolatore. Unità di memoria e relativa gestione. Unità d'ingresso e d'uscita e relativa gestione. Interruzione. Interconnessione tra unità funzionali: bus.

Architettura di una CPU

Unità funzionali, registri, linguaggio di trasferimento tra registri; unità di controllo, microcomandi, microprogrammazione.

Microprocessore e Linguaggio assembleativo

Microprocessori e sistemi costruiti su microprocessori. Modalità d'indirizzamento istruzioni di un linguaggio assembleativo.

Rappresentazione delle informazioni, numeri relativi, conversioni fra le rappresentazioni, numeri reali. Unità aritmetica, sommatore a propazione a anticipazione di riporto. Esempi di programmi scritti in un linguaggio assembleativo.

L'ambiente di sviluppo dei progetti

Assemblatore. Linker-Loader. Simulatore. Esempi di programmi scritti in linguaggio assembleativo e relativa messa a punto mediante l'uso di un

simulatore.

Metodi didattici

Modulo di Reti Logiche:
Lezioni (ore/anno in aula): 37,5
Esercitazioni (ore/anno in aula): 12,5
Attività pratiche (ore/anno in aula): 0
Modulo Calcolatori Elettronici:
Lezioni (ore/anno in aula): 37,5
Esercitazioni (ore/anno in aula): 12,5
Attività pratiche (ore/anno in aula): 0

Testi di riferimento

La prima citazione è relativa al modulo Reti Logiche; la successiva al modulo Calcolatori Elettronici
M. Morris Mano, Charles R. Kime, T. Martin. Reti Logiche. Pearson, 2019. Traduzione del testo in inglese: M. Morris Mano, Charles R. Kime, T. Martin, "Logic and Computer Design Fundamentals" Pearson Education, 2016, V edition.
Patterson D.A., Hennesy J.L.. Struttura e progetto dei calcolatori (con CD ROM)-Interfaccia hardware e software. Zanichelli, 2015, Bologna, IV edizione. Traduzione del testo in inglese: David A. Patterson, John L. Hennesy, "Computer Organization and Design" Elsevier – Morgan Kaufmann, 2014, V edition.

Modalità verifica apprendimento

Il modulo di Reti Logiche prevede una prova scritta. E' prevista una prova orale pratica facoltativa in cui viene valutata la capacità del candidato di utilizzare gli strumenti di sviluppo messi a disposizione e usati durante il corso (linguaggio VHDL). Il modulo di Calcolatori Elettronici prevede una prova di teoria in cui il candidato approfondisce argomenti trattati nel corso e una prova pratica in cui viene valutata la capacità del candidato di utilizzare gli strumenti di sviluppo messi a disposizione e usati durante il corso. Per questo modulo la valutazione è ottenuta come media aritmetica dei voti conseguiti nella prova di teoria, con peso 2/3, e nella prova pratica, con peso 1/3, a condizione che ambo le valutazioni siano sufficienti. Il voto conclusivo, al superamento di ambo le prove, è stabilito a partire dalle valutazioni parziali conseguite.

Altre informazioni

Il modulo di Reti Logiche prevede una prova scritta. E' prevista una prova orale pratica facoltativa in cui viene valutata la capacità del candidato di utilizzare gli strumenti di sviluppo messi a disposizione e usati durante il corso (linguaggio VHDL). Il modulo di Calcolatori Elettronici prevede una prova di teoria in cui il candidato approfondisce argomenti trattati nel corso e una prova pratica in cui viene valutata la capacità del candidato di utilizzare gli strumenti di sviluppo messi a disposizione e usati durante il corso. Per questo modulo la valutazione è ottenuta come media aritmetica dei voti conseguiti nella prova di teoria, con peso 2/3, e nella prova pratica, con peso 1/3, a condizione che ambo le valutazioni siano sufficienti. Il voto conclusivo, al superamento di ambo le prove, è stabilito a partire dalle valutazioni parziali conseguite.

L'insegnamento è suddiviso

502501 - CALCOLATORI ELETTRONICI

502507 - RETI LOGICHE



UNIVERSITÀ DI PAVIA

Anno Accademico 2019/2020

CALCOLATORI ELETTRONICI

| | |
|------------------------------|---|
| Anno immatricolazione | 2018/2019 |
| Anno offerta | 2019/2020 |
| Normativa | DM270 |
| SSD | ING-INF/05 (SISTEMI DI ELABORAZIONE DELLE INFORMAZIONI) |
| Dipartimento | DIPARTIMENTO DI INGEGNERIA INDUSTRIALE E DELL'INFORMAZIONE |
| Corso di studio | INGEGNERIA ELETTRONICA E INFORMATICA |
| Curriculum | PERCORSO COMUNE |
| Anno di corso | 2° |
| Periodo didattico | Secondo Semestre (02/03/2020 - 12/06/2020) |
| Crediti | 6 |
| Ore | 50 ore di attività frontale |
| Lingua insegnamento | ITALIANO |
| Tipo esame | SCRITTO E ORALE CONGIUNTI |
| Docente | DANESE GIOVANNI (titolare) - 6 CFU |
| Prerequisiti | La comprensione degli argomenti del corso presuppone la conoscenza dei concetti affrontati nel corso di Fondamenti di Informatica. |
| Obiettivi formativi | <p>Il modulo Calcolatori Elettronici intende inoltre introdurre l'architettura dei microprocessori e dei microcalcolatori spiegandone il funzionamento attraverso il linguaggio assemblativo di programmazione.</p> <p>L'insegnamento vuol metter in evidenza le relazioni tra architettura dell'elaboratore e le tecnologie microelettroniche e l'organizzazione del software di base. Esempi applicativi riguardano un linguaggio assemblativo e la messa a punto di semplici programmi in apposito ambiente di sviluppo.</p> |
| Programma e contenuti | Modulo Calcolatori Elettronici Sito Web: mclab.unipv.it |

Architettura dei Calcolatori
 Hardware, firmware e software. Componenti elettronici di un calcolatore. Unità di memoria e relativa gestione. Unità d'ingresso e d'uscita e relativa gestione. Interruzione. Interconnessione tra unità funzionali: bus.
 Architettura di una CPU
 Unità funzionali, registri, linguaggio di trasferimento tra registri; unità di controllo, microcomandi, microprogrammazione.
 Microprocessore e Linguaggio assembleativo
 Microprocessori e sistemi costruiti su microprocessori. Modalità d'indirizzamento istruzioni di un linguaggio assembleativo.
 Rappresentazione delle informazioni, numeri relativi, conversioni fra le rappresentazioni, numeri reali. Unità aritmetica, sommatore a propazione a anticipazione di riporto. Esempi di programmi scritti in un linguaggio assembleativo.
 L'ambiente di sviluppo dei progetti
 Assemblatore. Linker-Loader. Simulatore. Esempi di programmi scritti in linguaggio assembleativo e relativa messa a punto mediante l'uso di un simulatore.

Metodi didattici

Lezioni (ore/anno in aula): 37,5
 Esercitazioni (ore/anno in aula): 12,5
 Attività pratiche (ore/anno in aula): 0

Testi di riferimento

Patterson D.A., Hennesy J.L.. Struttura e progetto dei calcolatori (con CD ROM)-Interfaccia hardware e software. Zanichelli, 2015, Bologna, IV edizione. Traduzione del testo in inglese: David A. Patterson, John L. Hennesy, "Computer Organization and Design" Elsevier – Morgan Kaufmann, 2014, V edition.

Modalità verifica apprendimento

Il modulo di Calcolatori Elettronici prevede una prova di teoria in cui il candidato approfondisce argomenti trattati nel corso e una prova pratica in cui viene valutata la capacità del candidato di utilizzare gli strumenti di sviluppo messi a disposizione e usati durante il corso. Per questo modulo la valutazione è ottenuta come media aritmetica dei voti conseguiti nella prova di teoria, con peso 2/3, e nella prova pratica, con peso 1/3, a condizione che ambo le valutazioni siano sufficienti.

Altre informazioni

Obiettivi Agenda 2030 per lo sviluppo sostenibile

[\\$|bl legenda sviluppo sostenibile](#)



UNIVERSITÀ DI PAVIA

Anno Accademico 2019/2020

RETI LOGICHE

| | |
|------------------------------|--|
| Anno immatricolazione | 2018/2019 |
| Anno offerta | 2019/2020 |
| Normativa | DM270 |
| SSD | ING-INF/05 (SISTEMI DI ELABORAZIONE DELLE INFORMAZIONI) |
| Dipartimento | DIPARTIMENTO DI INGEGNERIA INDUSTRIALE E DELL'INFORMAZIONE |
| Corso di studio | INGEGNERIA ELETTRONICA E INFORMATICA |
| Curriculum | PERCORSO COMUNE |
| Anno di corso | 2° |
| Periodo didattico | Secondo Semestre (02/03/2020 - 12/06/2020) |
| Crediti | 6 |
| Ore | 45 ore di attività frontale |
| Lingua insegnamento | ITALIANO |
| Tipo esame | SCRITTO E ORALE CONGIUNTI |
| Docente | TORTI EMANUELE (titolare) - 6 CFU |
| Prerequisiti | La comprensione degli argomenti del corso presuppone la conoscenza dei concetti affrontati nel corso di fondamenti di informatica. |
| Obiettivi formativi | Il modulo Reti Logiche intende fornire i fondamenti dell'algebra di Boole, i metodi e le tecniche di analisi e di progetto delle reti logiche combinatorie e sequenziali sincrone e asincrone e una descrizione delle funzioni dell'unità aritmetica inquadrata nello scenario dell'architettura di un processore numerico. Durante il corso verrà introdotto anche il linguaggio VHDL per la descrizione dell'hardware. Al termine del corso lo studente sarà in grado di analizzare e progettare le reti logiche più comuni, di comprendere le funzioni dell'unità aritmetica e le relative prestazioni e di descrivere semplici circuiti digitali in linguaggio VHDL. |
| Programma e contenuti | Modulo Reti Logiche Sito web: mclab.unipv.it |

Introduzione all'algebra di Boole

Introduzione alla logica e alla teoria degli insiemi; algebra di Boole; espressioni e funzioni booleane; teorema del consenso; forme canoniche; implicanti e implicati; rappresentazione di funzioni booleane; semplificazione di funzioni booleane e funzioni di costo; analisi del ritardo di propagazione di una porta logica.

Le reti combinatorie

Reti combinatorie; variabili logiche e segnali elettrici; componenti elettronici elementari; blocchi funzionali elementari: And, Or, Not, Nor, Nand, Xor. Analisi di reti combinatorie. Sintesi di reti combinatorie. Reti combinatorie elementari: decodifica, codifica, selezione, sommatore, sottrattori, moltiplicatori e divisori per valori costanti.

Le reti sequenziali

Reti sequenziali: stato interno, descrizione di automi a stati finiti, macchine minime. Analisi di macchine sequenziali, analisi temporale. Reti sequenziali notevoli: Latch e Flip-Flop, registri, contatori, riconoscitori di sequenze. Progettazione di circuiti sequenziali.

Linguaggio VHDL

Rappresentazioni HDL-VHDL; descrizione VHDL di circuiti combinatori; descrizione VHDL di circuiti sequenziali; simulazione e collaudo di circuiti logici.

Metodi didattici

Modulo di Reti Logiche:
Lezioni (ore/anno in aula): 37,5
Esercitazioni (ore/anno in aula): 12,5
Attività pratiche (ore/anno in aula): 0

Testi di riferimento

M. Morris Mano, Charles R. Kime, T. Martin. Reti Logiche. Pearson, 2019. Traduzione del testo in inglese: M. Morris Mano, Charles R. Kime, T. Martin, "Logic and Computer Design Fundamentals" Pearson Education, 2016, V edition.

Modalità verifica apprendimento

Il modulo di Reti Logiche prevede una prova scritta. E' prevista una prova orale pratica facoltativa in cui viene valutata la capacità del candidato di utilizzare gli strumenti di sviluppo messi a disposizione e usati durante il corso (linguaggio VHDL).

Altre informazioni

Obiettivi Agenda 2030 per lo sviluppo sostenibile

[\\$Ibl legenda sviluppo sostenibile](#)