Anno immatricolazione
2017/2018
SSD
ING-INF/05 (SISTEMI DI ELABORAZIONE DELLE INFORMAZIONI)
Dipartimento
DIPARTIMENTO DI INGEGNERIA INDUSTRIALE E DELL'INFORMAZIONE
Corso di studio
INGEGNERIA ELETTRONICA E INFORMATICA
Curriculum
PERCORSO COMUNE
Periodo didattico
Secondo Semestre (06/03/2019 - 14/06/2019)
Ore
45 ore di attività frontale
Lingua insegnamento
ITALIANO
Tipo esame
SCRITTO E ORALE CONGIUNTI
Prerequisiti
I principi della programmazione.
Obiettivi formativi
Il modulo Reti Logiche intende fornire i fondamenti dell'algebra di Boole, i metodi e le tecniche di analisi e di progetto delle reti logiche combinatorie e sequenziali sincrone e asincrone e una descrizione delle funzioni dell'unità aritmetica inquadrate nello scenario dell'architettura di un processore numerico. Esempi applicativi vertono sull'analisi e sintesi di reti logiche e sugli algoritmi per le operazioni aritmetiche in presenza di un addizionatore. Al termine del corso lo studente sarà in grado di analizzare e progettare le reti logiche più comuni e di comprendere le funzioni dell'unità aritmetica e le relative prestazioni.
Programma e contenuti
Modulo Reti Logiche
Sito Web: vision.unipv.it/reti-logiche
Introduzione all'algebra di Boole
Introduzione alla logica e alla teoria degli insiemi; algebra di Boole; espressioni e funzioni booleane; teorema del consenso; forme canoniche; implicanti e implicati; rappresentazione di funzioni booleane; semplificazione di funzioni booleane e funzioni di costo minimo (metodi delle mappe di Karnaugh, di Quine– McCluskey, di Tison e funzione di Petrick).
Le reti combinatorie
Reti combinatorie; variabili logiche e segnali elettrici; componenti elettronici elementari; blocchi funzionali elementari: And, Or, Not, Nor, Nand, Xor. Analisi di reti combinatorie. Sintesi di reti combinatorie. Reti combinatorie elementari: addizionatore, codificatore e decodificatore, multiplexer, ROM. Transitori nelle reti combinatorie: alee statiche.
Le reti sequenziali
Reti sequenziali: stato interno, descrizione di automi a stati finiti, macchine minime; metodo della tabella triangolare, macchine equivalenti e macchine compatibili. Macchine sincrone. Macchine asincrone, corse critiche. Analisi di macchine sequenziali, analisi temporale. Sintesi di macchine sequenziali: assegnazione degli stati. Reti sequenziali notevoli: Latch e Flip–Flop, registri, contatori, riconoscitori di sequenze, sommatori seriale e parallelo.
Metodi didattici
Modulo di Reti Logiche:
Lezioni (ore/anno in aula): 45
Esercitazioni (ore/anno in aula): 0
Attività pratiche (ore/anno in aula): 0
Testi di riferimento
M. Morris Mona, Charles R. Kime. Reti Logiche. Pearson -Prentice Hall, 2008. Traduzione del testo in inglese: M. Morris Mona, Charles R. Kime, “Logic and Computer Design Fundamentals” Pearson -Prentice Hall, 2008, IV edition .
Modalità verifica apprendimento
Il modulo di Reti Logiche prevede una prova scritta, superata la quale può essere richiesta una verifica orale conclusiva.
Obiettivi Agenda 2030 per lo sviluppo sostenibile